editions:ISBN0123704901 - Google grāmatas

Short-Circuit Power Dissipation Estimation for CMOS Logic Gates," IEEE Transactions on Circuits and Systems - I: Fundamental Theory and Applications, Vol.

Digital Integrated Circuit Design: From VLSI Architectures to CMOS Fabrication - 823. lappuse
autors: Hubert Kaeslin - 2008 - 845 lapas
Ierobežota priekšskatīšana - Par šo grāmatu

Proceedings

1996 - 354 lapas

[ Atvainojiet, šīs lappuses saturs ir ierobežots. ]

Priekšskatījums nav pieejams - Par šo grāmatu

IEEE International Symposium on Circuits and Systems, 1-6. sējumi

IEEE Circuits and Systems Society - 1999 - 630 lapas

[ Atvainojiet, šīs lappuses saturs ir ierobežots. ]

Fragmentu skats - Par šo grāmatu

Timing Optimization Through Clock Skew Scheduling

Ivan S. Kourtev, Eby G. Friedman, Baris Taskin - 2000 - 194 lapas

[ Atvainojiet, šīs lappuses saturs ir ierobežots. ]

Priekšskatījums nav pieejams - Par šo grāmatu

Trade-Offs in Analog Circuit Design: The Designer's Companion, 2. daļa

Chris Toumazou, George S. Moschytz, Barrie Gilbert - 2002 - 1092 lapas

[ Atvainojiet, šīs lappuses saturs ir ierobežots. ]

Priekšskatījums nav pieejams - Par šo grāmatu

Power Estimation and Optimization Methodologies for VLIW-based Embedded Systems

Vittorio Zaccaria, Mariagiovanna Sami, Donatella Sciuto, Cristina Silvano - 2003 - 234 lapas

[ Atvainojiet, šīs lappuses saturs ir ierobežots. ]

Priekšskatījums nav pieejams - Par šo grāmatu

Proceedings of the ... Midwest Symposium on Circuits ..., 1-3. sējumi;46. sējums

2003 - 640 lapas

[ Atvainojiet, šīs lappuses saturs ir ierobežots. ]

Fragmentu skats - Par šo grāmatu